Zur Hauptnavigation / To main navigation

Zur Sekundärnavigation / To secondary navigation

Zum Inhalt dieser Seite / To the content of this page

Sekundärnavigation / Secondary navigation

Inhaltsbereich / Content

EIT-EMS-546-L-4 - Embedded Processor Labor

Veranstaltungseite im KIS System

Termine

Labor    
Dienstag, 14:00 - 18:00 Uhr,    12/274
Donnerstag, 14:00 - 18:00 Uhr,    12/274

Mitarbeiter

Dozent: Dipl.-Math. Uwe Wasenmüller
Mitarbeiter: Dipl.-Ing. Matthias Jung, Eng. Éder Zulian

Organisation

Gegenstand des Labors ist die Modellierung und Erweiterung einer typischen RISC Prozessor Architektur (DLX). Die Teilnehmer sollen die Konzepte moderner Prozessorarchitekturen (z.B. Forwarding oder Memory Caches) in Hardware (synthetisierbare VHDL-Modelle) umsetzen und die Laufzeit-Performanz von Prozessoren analysieren können. Weiterhin dient das Labor dazu, Kenntnisse für die Hardware Validierung und den Einsatz üblicher EDA-Werkzeugen (z.B. Synthese und Virtual Platforms) bei größeren Projekten zu erwerben.
 
Dieses Labor ist eine Wahlpflichtveranstaltung für die Vertiefungsrichtungen Informationsverarbeitung (INV) und Eingebettete Systeme (ESY). Die Teilnehmer sollten die Veranstaltung „Architektur digitaler Systeme I“ (85-571) gehört haben. Dieses Labor wird von der AG Wehn betreut.

Das Labor findet jedes Sommersemester statt. Anmeldungen zu diesem Labor sind ab dem offiziellen Sommersemesterbeginn (1. April) bis zum Ende der ersten Vorlesungswoche möglich; d.h. 01.04.2017 bis 21.04.2017 (12:00).

Die Anmeldung erfolgt über OLAT. Der Zugangscode lautet EPL17.

Die Termine für das Labor sind nach Absprache am Dienstag bzw. Donnerstag von 14:00 bis 18:00 Uhr. In der zweiten Vorlesungswoche findet am Dienstag (25.04.2017 um 14:00) eine Vorbesprechung zum Labor in 12/270 mit genauer Terminfestlegung und Gruppenbildung statt.

Folien der Einführungsveranstaltung des vergangenen Sommersemesters 2016 finden Sie hier.

Inhalt

Das Labor besteht aus den folgenden vier Versuchen (numeriert von 4 bis 7):

  • Zusätzlicher Versuch 4_B (nur bei zusätzlichem Mikroelektronik-Vertiefer Labor)
    Download
  • Zusätzlicher Versuch 5_B (nur bei zusätzlichem Mikroelektronik-Vertiefer Labor)
    Download

Vorkenntnisse

  • Architektur digitaler Systeme I (85-571)
  • VHDL Kenntnisse

Hinweise

Studienleistung: Unbenoteter Schein; Semesterwochenstunden: 2; ECTS-Punkte: 3