Zur Hauptnavigation / To main navigation

Zur Sekundärnavigation / To secondary navigation

Zum Inhalt dieser Seite / To the content of this page

Sekundärnavigation / Secondary navigation

Inhaltsbereich / Content

EIT-EMS-656-L-4 - Labor Mikroelektronik - Vertiefung

Veranstaltungseite im KIS System

Termine

Labor / Seminar:   
Dienstag, 14:00 - 18:00 Uhr
Donnerstag, 14:00 - 18:00 Uhr

Mitarbeiter

Mitarbeiter: Dipl.-Math. Uwe Wasenmüller

Organisation

Folien der Einführungsveranstaltung vom 26.04.2016 finden Sie hier.

Dieses Labor wird von der AG Wehn und AG König betreut. Anmeldungen zu diesem Labor sind ab dem 01.04.2016 bis zum 23.04.2016 (Anmeldeschluß 12 Uhr) möglich. Die Anmeldung erfolgt über OLAT. Die Termine für das Labor sind nach Absprache am Dienstag bzw. Donnerstag von 14:00 bis 18:00 Uhr. Jeweils 2-3 Teilnehmer bilden eine Gruppe.

Studenten des Diplom-Studienganges, welche aufgrund der Prüfungsordnung an diesem Labor und dem Embedded Processor Lab teilnehmen müssen, sollten vor der Anmeldung Herrn Wasenmüller kontaktieren.

In der zweiten Vorlesungswoche findet am Dienstag, den 26.04.2016 um 14:00 eine Vorbesprechung (Termine, Organisation, Gruppenbildung) in Gebäude 12 / Raum 270 statt.

Inhalt

Einführung in den Entwurfszyklus integrierter Schaltungen, technologische Grundlagen, Implementierungsstile, schaltungstechnische Grundlagen, Entwurfsmethodiken.

Das Labor besteht aus folgenden Versuchen:

Versuch 1-3:
Unterlagen unter: http://www.eit.uni-kl.de/koenig/deutsch/lehre.html

  • Versuch 1: Digital Layout Extraction and Circuit Simulation
    Betreuer: Abhay Chandra; Raum 12/447; Tel. 4955; E-Mail: abhay[at]eit.uni-kl.de
  • Versuch 2: Programming and Characterization of Reconfigurable operational Amplifiers
    Betreuer: Abhay Chandra; Raum 12/447; Tel. 4955; E-Mail: abhay[at]eit.uni-kl.dehttp://eit.uni-kl.de
  • Versuch 3: Rekonfigurable Wireless Sensor Systems and Networks
    Betreuer: Abhay Chandra; Raum 12/447; Tel. 4955; E-Mail: abhay[at]eit.uni-kl.de

Versuch 4-8:
Modellierung und Erweiterung der DLX RISC-Architektur in VHDL

Betreuer: Uwe Wasenmüller; Raum 12/213; Tel. 3123;

E-Mail: wasenmueller[at]eit.uni-kl.de

Hinweise

ECTS Punkte: 5