Im Folgenden finden Sie die Vorlesungen, die von unserem Lehrstuhl im Wintersemester angeboten werden.

Eine Übersicht über freie studentische Arbeiten finden Sie hier.

Inhalte

Gegenstand des Labors ist die Modellierung und Erweiterung einer typischen RISC Prozessor Architektur (RiscV). Die Teilnehmer sollen die Konzepte moderner Prozessorarchitekturen (z.B. Forwarding oder Memory Caches) in Hardware (synthetisierbare VHDL- / Verilog- Modelle) umsetzen und die Laufzeit-Performanz von Prozessoren analysieren können. Hierzu wird zusätzlich das ASIP-Konzept (Application Specific Instruction set Processor) vermittelt. Weiterhin dient das Labor dazu, Kenntnisse für die Hardware Validierung und den Einsatz üblicher EDA-Werkzeugen (z.B. Synthese) bei größeren Projekten zu erwerben.

Kick-Off Meeting: 07.01.2020, 14:00 in 12-270.

Inhalte

• Entwurfsmethodiken
• Implementierungsstile
• Entwurf digitaler CMOS-Schaltungen
• Entwurf arithmetischer Buildingblöcke
• Leistungsverbrauch
• Timingbetrachtungen
• CAD-Verfahren

Inhalte

• Unterschiedliche Wahrscheinlichkeitsbegriffe
• Stochastische Unabhängigkeit, Verbundexperimente
• Begriff der Zufallsvariablen (ZV), Momente von ZV
• Spezielle Verteilungen stetiger und diskreter ZV, mehrdimensionale ZV, Kovarianzmatrix
• Anwendungsbeispiele: Zuverlässigkeitstheorie und Safety
• Mathematische Statistik, Parameterschätzung, Konfidenzschätzer

Inhalte

Ziel des Labors ist es, digitale Schaltungen auf der Register-Transfer-Ebene zu beschreiben und simulativ zu validieren. Weiterhin sollen die erstellten Schaltungsmodelle synthetisiert und bezüglich der Güte (z.B. Ressourcenbedarf) bewertet werden können.

Hierzu werden dienstags von 11:45-13:15 in 13-222 die Grundlagen der Hardwarebeschreibungssprache VHDL vermittelt. Weitere Informationen finden sich im OLAT-System.

Kick-Off Meeting ist am Dienstag, dem 5. November um 11:45 in 13-222.

Inhalte

Lecture series with following lecturers:

• Prof. Dr.-Ing. Hans D. Schotten
• Prof. Dr.-Ing. Steven Liu
• Jun. Prof. Dr.-Ing. Daniel Görges
• Prof. Dr.-Ing. Norbert Wehn

Content from our side:

• Introduction to processors and computing systems
• Real world processor example: Aurix
• Introduction to Safety
• Virtual prototyping with SystemC TLM

Inhalte

Im Verlauf des einwöchigen Blockkurses sollen die grundlegenden Kenntnisse im Umgang mit einem CAD/CAE-System sowie der Hardwarebeschreibungssprache VHDL zur Realisierung von digitalen Schaltungen auf Basis von FPGA-Bausteinen oder Standardzellen-ICs erlernt werden.

• Entwurfsraum und Simulationsmodell von VHDL
• Erstellen von Verhaltensbeschreibungen mit der Hardwarebeschreibungssprache VHDL
• Nutzung des synthetisierbaren VHDL Sprachsubset und Einführung in die Synthese
• Realisierung eines Decoders für das Zeitsignal DCF77 der Funkuhren
• Zahlendarstellung, Hardware-Arithmetik und Rundungsverfahren
• Entwurfsablauf und Randbedingungen bei der Realisierung anwendungsspezifischer integrierter Schaltungen, insbesondere Xilinx FPGA Technologien

Inhalte

Vorträge und Diskussionen von Themen der Mikroelektronik

• Anzahl der SWS: 2 Std.
• Anzahl der ECTS Credits: 3
• Unterrichtssprache: Deutsch/Englisch
• Leistungspunkte: 3
• Anmeldung erforderlich: ja

Wichtige Termine

• 04.11.2019 Veröffentlichung der Themen
• 12.11.2019, 9:30 Uhr, Kickoff Meeting in 12/270

Inhalte

Unsere Welt besteht zunehmend aus komplexen interdisziplinären technischen Systemen (Stichwort „Cybertronische Systeme“). Die Entwicklung solcher Systeme stellt durch die zunehmende Komplexität und immer stärkere Einbindung von Elektronik und Software eine große Herausforderung an den Produktentwicklungsprozess dar. Außerdem werden Produkte im Rahmen von Industrie 4.0 zunehmend zu integrierten und miteinander kommunizierenden Systemen verbunden. Die Ringvorlesung adressiert diese Herausforderungen an eine interdisziplinäre und kollaborative Produktentwicklung. Es werden grundlegende Systementwicklungsmethoden, - prozesse und IT-Werkzeuge aus unterschiedlichen Disziplinen vermittelt. Der Fokus liegt dabei auf einem modellbasierten Vorgehen. Die angehenden Ingenieure werden nach dem neuesten Stand der Erkenntnisse qualifiziert und erwerben die erforderlichen Kompetenzen für die technologischen Weiterentwicklungen zukünftiger Produkte und Systeme.

Inhalte

Die Vorlesung Synthese und Optimierung Mikroelektronischer Systeme richtet sich an Studenten der Elektrotechnik, Informationstechnik und Informatik mit Interessenschwerpunkt Entwurfsautomatisierung mikroelektronischer Systeme. Es wird der gesamte Ablauf der Implementierung mikroelektronischer Systeme von der Spezifikation bis zur Realisierung auf Register-Transferebene vorgestellt.

Behandelte Themen

• Motivation
• System Modelling and Specification
• Hardware/Software Partitioning
• High level synthesis techniques: Scheduling, Allocation, Binding
• Register-Transfer Synthesis

Inhalte

• Introduction to virtual prototyping and virtual product development methodology for embedded systems
• System models and specification
• Hardware/Software co-development with virtual prototyping
• Modelling with cycle accurate SystemC
• Modelling on higher level of abstraction with Transaction Level Modeling (TLM)
• Modelling of embedded processors with gem5
• Design space exploration for embedded systems with virtual prototypes