Fachgebiet Entwurf Mikroelektronischer Systeme (EMS)

Jan Lappas, M.Sc.


Anschrift

Erwin-Schrödinger-Straße
Gebäude 12, Raum 207
67663 Kaiserslautern

Kontakt

Telefon: (+49) 631 / 205-5147
Fax: (+49) 631 / 205-4437
Email: lappas(at)eit.uni-kl.de

Forschungsgebiete

  • Memory Controller Hardware
  • Mixed-Signal Chip Design
  • PHY Design of Recent DDR3/4 Interfaces
  • DRAM Circuit Level Models

Lehrveranstaltungen

  • Mikroelektronik für Nichtvertiefer

Publikationen

A Lean, Low Power, Low Latency DRAM Memory Controller for Transprecision Computing
C. Sudarshan, J. Lappas, C. Weis, D. M. Mathew, M. Jung, N. Wehn. International Conference on Embedded Computer Systems: Architectures, Modeling, and Simulation (SAMOS), July, 2019, Samos Island, Greece.

An In-DRAM Neural Network Processing Engine
C. Sudarshan, J. Lappas, M. M. Ghaffar, V. Rybalkin, C. Weis, M. Jung, N. Wehn. IEEE International Symposium on Circuits and Systems (ISCAS), May, 2019, Sapporo, Japan.

Zum Seitenanfang